2019-09-26 - M31 Technology

晶片設計善用IP資源:省人力、免驗證、高規格、快流程

設計專業需長期累積,若能善用已經投片驗證的IP進行設計,可大幅節省人力、降低風險、提高品質,並可加快研發流程,進而搶佔市場先機,提高公司競爭力和盈利能力。

2019-09-23 - Cadence Design Systems

妥善解決熱挑戰 Cadence Celsius熱求解器應運而生

Cadence Design Systems推出Cadence Celsius熱求解器,加強對於系統分析與設計市場的服務。

2019-09-20 - 邵樂峰,ESMC

EDA意外收穫最強成長季的秘密

2019年第一季,EDA產業營收額達到26億美元,使其成為EDA歷史上營收最為強勁的季度之一,產業高速成長的秘密是什麼?

2019-09-06 - Cadence Design Systems

從EDA跨足系統分析 Cadence力助工程師應對複雜設計挑戰

「無論你的夢想有多大,不斷演進的技術都有可能讓你的夢想成真;」宋栢安強調,Cadence一直扮演協助工程師們將夢想化為實際產品的角色,致力於推出先進的工具,建立完整的設計環境以及豐富的生態系統,實現「Intelligent System Design」的願景。

2019-08-22 - 黃燁鋒,EE Times China

什麼是AI晶片架構革命?

人類剛出生的時候都差不多,為什麼20~30年後,每個人都變得不一樣?因為我們學習、接受教育,教育和學習讓人類有了個性…那麼能不能讓晶片透過接受教育和學習,變得不一樣?如果能做到這一點,晶片會越用越聰明…

2019-08-02 - Dylan McGrath, EE Times美國版執行編輯

無畏半導體衰退 EDA逆勢成長

儘管半導體產業陷入低迷,全球兩大經濟體捲入長期的貿易戰,EDA產業在此不景氣中仍逆勢成長,交出亮眼的營收成績...

2019-07-26 - Leigh Brady,驗證解決方案架構師

整合PSS與UVM實現更具效益的IC設計驗證

結合通用驗證方法學(UVM)的可攜激勵標準(Portable Stimulus Standard,PSS)功能,並不等同於將兩種語言整合在一起。

2019-07-15 - Aijaz Fatim,EE Web特約作者

能早期發現IC設計問題的形式驗證技術

硬體系統有許多應用都至關重要,其產生的任何故障都可能導致極大的財務或實體損失。本文將討論形式驗證,以及該技術的各種「分身」

2019-06-11 - Nitin Dahad,EE Times

獲高通青睞 SiFive究竟有何「過人之處」?

Qualcomm Ventures是RISC-V處理器IP新創公司SiFive的最新投資者。這家公司有何發展計畫與長遠目標,而能夠獲得高通的投資?本文將帶讀者一探究竟...

2019-05-14 - Cadence Design Systems

以晶片/電路板/封裝的協同設計與分析實現異質整合設計

在異質整合趨勢的推動下,當封裝中整合了類比與RF元件,若IC設計人員不考慮這些元件會對其晶片在封裝中或PCB上帶來的影響,很有可能IC無法如預期的運作...

2019-04-24 - Nitin Dahad,EE Times歐洲特派記者

英國新創公司為複雜SoC提供晶片上監測與分析方案

機器學習和人工智慧演算法的本質通常是非確定性(non-deterministic)──因為它們透過「學習」來構思自己解決問題的方法,所以系統的開發人員不可能預測它們最後會有哪些行為。因此,監測晶片行為是了解晶片和系統實際運作情況的唯一方法。

2019-03-18 - 顧正書,EETC

AI晶片設計不可或缺 FB和Intel難抵NoC魅力

片上網路(NoC)是複雜AI晶片設計必不可少的互連IP,可謂是連接晶片內部各功能模組的「強力膠」。這一利基市場雖然規模不大,但卻引起了Facebook、百度和英特爾等科技巨頭的高度重視…