RapidIO準備好支援航太相關任務

2016-05-30
作者 Trevor Hiatt,IDT介面及連結部門首席產品經理

「互連架構」在航太基礎系統中,過去一直受到運作範圍和功能上的限制;所產生的結果是對航空器在交換、路由機制和其它先進系統功能的運作上產生嚴重的限制。但今日,這一切已改變。

「互連架構」在航太基礎系統中,過去一直受到運作範圍和功能上的限制;所產生的結果是對航空器在交換、路由機制和其它先進系統功能的運作上產生嚴重的限制。但今日,這一切已改變。

的確,對大幅改善運作平台的需求是很明確的。美國聯邦航空管理局(FAA)的2015商用航太運輸觀測報告預估在下一個十年中,全球每年將會有至少25次的地球同步衛星發射,以及超過100次的非同步衛星發射。這些預估值尚不包括軍事或間諜衛星,若一起算進來,整體的發射數量會增加很多。

慶幸的是,這些內部功能上的限制很快就會大幅降低。RapidIO的標準和其ICs已為航太相關任務做好了準備,且已被選擇作為航太互連和I/O的標準。因此,當空基系統執行RapidIO技術時,其功能、彈性和能量將會有顯著的提升。使用RapidIO作為核心架構的系統會被用於通訊(對地球基地的類比訊號)、即時訊號處理、通訊衛星控制功能、情蒐任務、影像處理、和甚至太空車(包括自動車輛)等相關應用。

什麼是RapidIO?

RapidIO標準於2000年在RapidIO.org的贊助下建立。這是一個非營利性組織,由其會員所控制,目的是要指導RapidIO未來發展並使其為業界所接受。RapidIO.org 指導委員會由ARM、華為、 IDT、NXP半導體、和德州儀器所組成。

簡而言之,此標準定義一個高效能、序列性的、封包交換的互連技術,用以支援訊息傳遞、讀/寫和快取一致性語義。RapidIO架構保證按順序的封包遞送,以及容錯和多主機故障切換的支援 – 這是許多即時和關鍵任務應用的關鍵因子。

例如,將一個序列RapidIO有效負載卡和一個序列RapidIO x 4交換器卡做成一對,可提供真正的點對點網路架構和任意的拓樸結構比例,以及簡化的熱交換軟體應用,如圖SB-1所示。VITA 41、 Open VPX、和ATCA的架構映射可加速以模組和標準為基礎的系統開發。同樣重要的是,每端口的過濾功能可阻擋游移的封包和惡意的攻擊,包括阻斷服務攻擊(DoS)、記憶體讀取、和記憶體寫入。

現在,因為BAE系統已選擇IDT的RapidIO互連技術作為其RADNET1848-PS交換器產品的基礎,RapidIO的ICs已可用來做抗輻射應用的內建設計。以IDT的 240 Gbps CPS-1848 RapidIO 交換器為基礎的RADNET1848-PS可在航太嚴苛環境中加速數據傳遞。特別的是, IDT的CPS-1848提供優質的每瓦性能、低延遲、和確定性數據封包傳遞,以實現可靠且可容錯的系統。此交換器之特性可將延遲作最小化,確保公平排程,且提供優質的多播通量。它提供 12×4、18×2、18×1埠的組態,以及每埠最大可達20 Gbps的速率。

抗輻射RapidIO的故事源於2012年。那年,RapidIO獲選為下一代航太互連標準(NGSIS–這是一個業界和政府的標準,主要用於內部衛星之間的實體和邏輯互連)。RapidIO之所以能夠從其它潛在替代選項中勝出(Infiniband、Fibrechannel、and 10G Ethernet)是基於廣泛的需求條件,共有NGSIS互連相關的47項不同條件。

請注意,RapidIO不只是一張「紙上文件」或建議的標準:它是非常真實的,且有許多的零組件用來實現其商業和科學應用上的設計。RapidIO交換器已經是3G和4G無線基地台的骨幹(圖1a和1b),亦是高效能分析和計算、視訊和醫療影像處理、以及產業應用的骨幹。IDT已出貨超過1 億個10G和20G的RadipIO端口。

[20160530 IDT TA01P1]


圖1a和1b:3G和4G無線基地台的RapidIO交換器

工具讓評估變得容易,內建設計

今日複雜的設計不僅要求所需的ICs,且還有更多的要求。這些組件需要有深度的工具和經由軟硬體生態系統的廠商支援讓設計者能夠在決定最後設計前有效地做出模型、模擬、和驗證效能。

未來的航太等級系統發展和測試會大幅利用現行已成熟的商業航太的支援。例如,IDT的序列RapidIO開發平台Gen2 (SRDP2),如圖2所示,就是成功的關鍵。此一評測平台大幅利用IDT的CPS-1848,是設計用來支援許多種類的標準連結性和連結器。

[20160530 IDT TA01P2]


圖2:IDT的序列RapidIO開發平台Gen2 (SRDP2)

Fabric Embedded Tools這家公司經由RapidFET JTAG版本的軟體支援,提供RapidIO診斷工具的支援 ;且提供RapidIO Linux軟體驅動程式和應用程式介面(APIs)。設計者可用系統建模工具驗證其設計,例如使用Mirabilis Design的VisualSim和詳細的HSPICE和IBIS模型來評估各項因素,包括時序和空間限度、誤碼率(BER)和訊號完整性。

要設計處理端點(處理器、SoCs、ASICs和FPGAs),序列RapidIO Gen1、Gen2、和10xN的端點智慧財產有許多的供應商,包括IDT。

[20160530 IDT TA01P3]


圖3:以RapidIO標準為基礎的有效負載卡和交換器卡

RapidIO可用在不同的層次上,包括晶片對晶片、主機板對主機板、和機殼對機殼的互連。總合頻寬和速率是它許多強項之一,因為它支援1、2、4、8和16通道的端口寬度;256, 65,536和4,294,967,296個裝置,速率介於1.2 gigabaud 和 10.3125 GB/每通道 (每一個方向)。

此外,RapidIO非常適合需要將功能切割成現場可更換部件的系統,在此環境中PC板在傳統上是經由多分支介面(如VME或PCI)所連結。RapidIO的點對點拓樸架構使其非常適合需求日漸增強的或強制性需求的熱交換功能,因為它的拓樸架構可移除對鄰近裝置只有些許或毫無電效應的裝置。

結論

航太等級以RapidIO為基礎的系統正快速到來,且為空基通訊、訊號處理、和高效能計算需求提供了數量級效能的改善。初級的航太等級產品是以普級的每條連結20G的技術為基礎,這技術已經由幾百萬個3G和4G行動電話基地台的運作而驗證其功效。現行的RapidIO端點IP將能實現下一代的航太等級處理器和FPGAs,而RapidIO航太社群和生態系統將會快速成長,因為它們將受惠於現行的成熟軟體、工具和支援。

活動簡介
未來寬能隙半導體元件會在哪些應用成為主流?元件供應商又會開發出哪些新的應用寬能隙元件的電路架構,以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率?TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。
贊助廠商
訂閱EETT電子報