根據美國國防部先進研究計畫署(DARPA)微系統技術辦公室(MTO)總監Bill Chappell表示，高登·摩爾(Gordon Moore)賴以成名的摩爾定律(Moore's law)幾十年來一直引導著產業的發展，也為DARPA日前發佈的「電子產業振興計劃」(ERI)計畫附加條例提供許多想法。

DARPA日前發佈三個跨部門公告(BAA)，其中描述六項新計畫，以解決Moore在50年前即預測到將在當前半導體發展藍圖最後階段出現的問題。這些計畫將每年為ERI追加7,500萬美元，而使此為期四年的計畫的年度預算提高到2.16億美元。

DARPA將這項新計劃命名為‘Page 3 Investments’而向Moore致意——Moore在1965年4月的《電子學》(Electronics)期刊上發表「在積體電路中塞進更多元件」(Cramming More Components on Integrated Circuits)一文，其中第3頁描述了這些研究挑戰，DARPA並將其摘錄於該新計畫中。

圖1：DARPA的6項新計劃以Gordon Moore在50年前預測的研究要求為基礎，並以此強化其電子產業振興計劃的三大支柱——材料、架構和設計

熱問題

是否能將單顆晶片中成千上萬個元件產生的熱量耗散掉？

如果我們能將標準高速數位電腦的體積縮小到元件本身所佔的空間，就可以期待以當前的功耗發熱發光。但晶片並非如此。因為整合的電子結構是二維(2D)的，靠近每個發熱的中心都有可用於冷卻的表面。此外，電能主要用來驅動與系統相關的各種線路和電容。只要功能被限制在晶圓上的一小塊區域，必須驅動的電容量就明顯受到限制。實際上，就每單位面積功耗相同來看，在整合結構上微縮尺寸，使其能夠以更高速度執行該結構。

「審判之日」？

顯然地，我們將能夠打造這樣的高整合設備。接下來要問的是：在什麼情況下應該這麼做。實現特定系統功能的總成本必須儘可能降至最低。為此，我們可以將工程分攤至幾個相同的項目，或為包含大型功能的工程制定靈活技術，以免使一連串特定功能承擔不成比例的費用。也許新發明的設計自動化驟可以從邏輯圖直接轉化成技術實現，而無需任何特殊工程處理。以單獨封裝和互連的較小功能來建構大型系統可能經證明更加經濟。有大型功能可用，結合功能設計與建構，應該能使大型系統製造商快速且經濟地設計和建構各式各樣的設備。

線性電路

整合並不像數位系統那樣徹底改變線性系統。然而，線性電路仍將實現相當程度的整合。在線性領域，IC中缺乏大數值電容器和電感器是其最大的限制。

就電容和電感的本質來說，這些元件需要以定量的能量儲存。要實現高Q值，容量必須要大。大容量和積體電路的背道而馳從元件本身就顯而易見。可以預期，某些共振現象(例��壓電晶體中的共振現象)會有一些調諧功能應用，但在相當一段時間內，電感器和電容器將始終無法整合。

未來的整合型射頻(RF)放大器很可能包括整合增益級(能以最低成本提供高性能)，並散佈著相對較大的調諧元件。

其它線性功能將發生很大的改變。整合結構中類似元件的搭配與追蹤，將能夠實現性能顯著的差分放大器設計。使用熱回饋效應讓整合結構穩定於某個溫度上，將能夠建構晶體穩定佳的振盪器。

即使是在微波領域，包括在整合電子學定義中的結構也會變得越來越重要。與所涉及的波長相比，能夠製造和組裝較小元件，至少也能在較低頻率下使用集中參數設計。現在很難預測IC將能深入微波領域到多大的程度。例如，使用多個整合微波電源實現的相控陣列天線，就能使雷達發生徹底變革。

根據Chappell表示，透過延續摩爾定律，ERI計畫將「站在Moore的肩膀上」，確保延續曾經取得的「最大商業利益和最強防禦能力」。

Chappell認為，DARPA的ERI計畫可以無限期地延續摩爾定律，該計畫致力於解決材料和整合、電路設計、系統架構以及加強基礎研究的基礎。

圖2：DARPA的‘Page 3’計劃投資——摘錄自Gordon Moore於1965年發表關於電子產業未來的論文

DARPA新的三維單體系統單晶片(3DSoC)計畫旨在透過以省電、高堆疊的3D立方體封裝處理器、邏輯、記憶體和輸入/輸出元件，在更低功耗的條件下將運算速度提高50倍。第二項計畫是「新型電腦基礎要求」(FRANC)，由與3DSoC計畫相同的BAA資助，將顛覆約翰·馮·諾伊曼(John von Neumann)的分離式資料和記憶體功能。據DARPA表示，結合資料和記憶體功能可望克服將資料從記憶體傳送到處理器以及反向傳送的記憶體頸。這些努力將需要開發新型材料(如憶阻器)、元件(如人造神經元和突觸)以及演算法(包括對人腦建模的演算法)。

該計劃在於重新定義電路和系統專業化的雙向努力。電子資產智慧設計(IDEA)計畫將著眼於自動化設計，以便即使非工程技術人員也可以描述要執行的功能，而機器人設計自動化系統一個晚上就能完成設計工作。Posh開放來源硬體(POSH)計畫將支持互補的開放來源驗證架構，以便在必要時檢查和重新設計由IDEA生產的印刷電路板(PCB)，或甚至是最複雜的SoC。

第三項BAA同樣包含兩項計畫。軟體定義硬體(SDH)將作為可重配置硬體/軟體的「決策助理」，使用ASIC為人工智慧(AI)應用執行資料密集演算法，以因應現代戰爭以及大數據應用所涉及的數千個智慧、監控和偵察感測器。互補的特定域系統晶片(DDSoC)計畫旨在開發多種應用硬體/軟體系統，讓使用者可對其進行混搭，以解決包括行動通訊、衛星通訊、個人區域網路(PAN)和所有類型雷達的軟體定義無線電(SDR)等問題。Chappell表示，SDR應用將在2025至2030年間用於電子戰(E-War)。

(參考原文：DARPA Heeds Moore’s Wisdom，by R. Colin Johnson)

活動簡介

未來寬能隙半導體元件會在哪些應用成為主流？元件供應商又會開發出哪些新的應用寬能隙元件的電路架構，以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率？TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。

贊助廠商

立即報名