PCIe快跑：追求高速就得付出更高成本代價
2018-06-14
作者
Rick Merritt, EE Times矽谷採訪中心主任
PCIe 4.0剛問世不到兩年，下一代5.0規格很快就要誕生...雲端運算帶動對更高速度互連的需求，但是得付出更高的成本代價。
工程師們開始傷腦筋他們願意為PCI Express 4.0與5.0的新速度付出多少代價──還有誰可以賺到錢？最終應該會是那些採用高級材料的板卡製造商、重定時器(retimers)晶片製造商，以及新種類通道的連接器、纜線製造商，還有支援新機構設計的工具供應商。
Hewlett Packard Enterprise互連技術專家Michael Krause表示：「速度得用金錢來換，因此我們在邁向更高訊號速率的同時，會看到有多少人願意為此付出代價，以及他們會怎麼做。」好消息是，PCIe將按照時程在明年4月完成5.0版的批准，將提供高達32GT/s (giga-transfers/second)的速率；這距離16 GT/s速率的4.0版PCIe問世還不到兩年。
加速PCIe發展藍圖的主要推手是雲端運算需求；而PCIe以往是每3~4年，甚至是7年會將資料傳輸速率提升一倍。資料中心網路需要更快的速度以過渡至400Gbit乙太網路，而數量越來越龐大的深度學習加速器，也感覺它們需要更高速度。
追求更高速度的一個大折衷是，訊號傳輸距離沒辦法像現有的設計那麼長。在PCIe 1.0的時代，在主流FR4板卡(編按：玻璃纖維環氧樹脂銅箔基板)走線上的訊號傳輸距離最長有20吋，甚至可穿過兩個連接器；PCIe 4.0高速訊號在沒有穿過任何連接器的情況下，還走不到1呎(編按：12吋)就會逐漸消失。
因此系統製造商正試圖節省成本來升級板卡與連接器、添加晶片以放大訊號，或是重新設計產品讓外觀看起來更精巧的成本。
舉例來說，完整16線路PCIe 4.0板卡需要的重定時器晶片成本約15~25美元──還得看你找不找得到。要將配接卡升級成Megtron-2高級基板(編按：高耐熱多層基板)，大概只要花1美元左右，但是該種材料仍然相對耗損較大；但是大型伺服器主機板若要升級Megtron-4或Megtron-6板卡，成本會超過100美元。
Krause表示：「資料中心會為了PCIe 4.0採用Megtron-4板卡，大概增加10美元左右成本──但可能還是會需要重定時器；到了5.0規格，人們不但得衡量是否採用更高成本的板卡材料與重定時器，甚至得考慮改用高速傳輸電纜。」
現在PCI SIG兩年內就把互連規格的資料傳輸速率提升一倍
（來源：PCI SIG）
在3年前就投入4.0產品開發的PCIe控制器核心設計業者PLDA Inc.執行長Arnaud Schleich則認為情況可能會更糟，PCIe 4.0訊號傳輸距離只有3~4吋，「我們不能用FR4板卡，我們需要改用Megtron-6，這對我來說非常明確；如果你要達到更長距離，需要使用重定時器，這是有點昂貴而且棘手的問題。」
Schleich補充指出：「我們在PCIe 4.0使用、也預期5.0會繼續採用的是Twinax雙芯同軸高速傳輸電纜以及Firefly連接器，成本比起重定時器低得多，可以達到你想要的任何距離，而且延遲表現也非常好。」
確實如此，Krause指出：「市場對於採用電纜的興趣一直很高…為了善用板卡上的每一寸空間利用電纜可以在同樣的功率與耗損預算內達到10吋傳輸距離，但利用電纜得付出的代價是繞線以及連接器。」
改用全新的機構設計？
而工程師們一個更大的轉變是開始討論採用全新機構設計，現有的PCIe機構已經在產業界存在將近18年，有人說是改變的時候了；但這方面的改變速度會十分緩慢而且痛苦，因為市場上的PCIe板卡產品百百種，還有數以百萬計的插槽。
互連技術產業組織GenZ 已經開始探索全新的設計，要將連接器再向處理器靠近16mm；Krause表示：「如此你能在16 GT/s下恢復4dB的耗損，在32GT/s下則可達8dB耗損──這會有所不同。」
他指出：「我們才剛開始宣導新的外觀設計與新的連接器，我預期還是會有很多人堅持採用他們已知的規格，寧願在新的板卡材料與重定時器上花錢；我不認為人們會很快改變連接器機構，但PCIe 4.0或5.0可能會成為某些設計的攔截點。」
擁有超過700家成員、負責訂定PCIe規格標準的PCI工作小組(PCI SIG)，預期會在幾個月內提出因應傳輸距離問題的一些想法；該組織預期在10月份完成PCIe 5.0標準的0.9版，這是一個重大議題。PCI SIG總裁Al Yanes表示：「我們正在進行通道的分析與模擬，還未確定最終的傳輸距離，但這會是主要焦點。」
Yanes表示，PCIe 4.0支援各種應用的FR4板卡，但達到最長傳輸距離需要有重定時器；而5.0版規格是否需要全面汰換FR4板卡？對此他表示：「這仍在討論中…有部份主機板可能只有一兩個5.0插槽或是觸點。」
很多設計工程師還在等待來自英特爾(Intel)的新伺服器參考設計，要看x86龍頭老大如何處理第一款4.0設計；PLDA的Schleich表示：「4.0規格還未完全成熟，全部的解決方案還未完整發表。」在此同時，他已經有三家客戶有32 GT/s的5.0版規格互連需求，包括一家儲存廠商，一家測試業者，還有多核心AI加速器供應商。
Schleich指出，高速設計為訊號完整性帶來壓力：「我們大多數的客戶會尋求這方面的支援，甚至是我們正在設計的是數位控制器。」
編譯：Judith Cheng
(參考原文： Costs Dog PCIe Speed Gains，by Rick Merritt)
