在第二節點(2nd node)進行單次曝光極紫外光圖案化(EUV patterning)的關鍵挑戰，是了解和減少那些可能造成製程視窗(process window)減小的圖案化相關缺陷。典型的線上檢測技術，例如寬頻電漿(broadband plasma，291x)和電子束系統，並不能在顯影後檢測到主要的良率損傷缺陷。因此，了解製程改善策略所造成的影響變得更具挑戰性，在開發提升良率的製程解決方案時，需要採取新的EUV微影缺陷檢測技術和方法，以及明智的製程區隔。

本文中將首先討論用於檢測微影相關──如殘渣(scumming)和微橋(microbridging)等──缺陷的替代技術和方法。這些策略將用於更好地了解材料屬性變化、製程區隔和硬體改進所帶來的影響，並最終將其與電性良率損傷因素直接關聯。

EUV微影缺陷概述

近年來，半導體產業在提高EUV光阻劑平台的解析度方面取得了很大進展，這讓領先曝光機技術可以充分地實現其光學解析度。最初為248nm微影而開發的化學放大光阻劑也已經可以用於EUV微影，並進而滿足目前EUVL曝光可行度中的RLS (解析度、LER和敏感度)性能目標所要求的解析度(＜32nm)和曝光量(15mJ/cm²)。然而，在5nm節點使用單次曝光(SE) EUV圖案化時所面臨的一個關鍵挑戰是了解並減少隨機缺陷，因為這些缺陷能夠導致製程視窗縮小並最終限制間距解析度。

隨著以EUV微影印製的特徵(features)數目達到數兆，光電和化學反應成為其中更為主要的影響，而其局部波動也會造成隨機錯誤。對於線/間距(L/S)圖案，當光阻劑曝光量不足時，這些波動可能表現為殘渣，並導致線寬增加和微橋(MB)增多，而當光阻劑曝光量過量時則會產生光阻劑頂層損失，從而導致線變薄和斷線(OP)。

圖1顯示了顯影後測量的使用不同曝光量印製的30nm和32nm間距垂直L/S圖案中MB和OP的缺陷密度。在這些實驗條件下，32nm間距的隨機缺陷密度曲線在大曝光量範圍內保持穩定。然而對於30nm間距，MB的數目增加了幾個等級。此外，MB缺陷密度隨著劑量增加呈指數級下降，並最終與斷線的曲線相交，導致製程視窗的缺失。這種圖案化懸崖，讓超出它的既定尺寸結構將沒有一個無缺陷視窗，這被認為是接近解析度極限時CD與曝光量非線性相關的結果。

圖1：上方圖表為30nm和32nm間距 L/S圖案在顯影後相對於劑量所測量的微橋(MB)和斷線(OP)缺陷密度(在PTD-CAR光阻劑塗佈的劑量條帶晶圓上進行電子束檢測)；由於MB的增加，可觀察到30nm間距的圖案化懸崖。下方為引起圖案化懸崖(蝕刻後)的隨機錯誤SEM影像範例。

一個能夠在「間距禁區」(prohibited pitches)克服隨機缺陷的全面SE EUV解決方案需要從佈局、成像和光罩的影響，著手對圖案化製程空間進行基礎探索。光阻劑性質，包括主要由PAG含量/類型和EUV敏化劑控制的量子效率的最佳化、敏感度、溶解度轉換效率、顯影時溶解性質和成份分離(component segregation)都將對隨機缺陷的調節起作用。

隨著光阻劑演進、與下層的粘合和相互作用，深寬比、硬罩類型以及整體蝕刻策略和可選擇性也可以調節或減輕這些類型的缺陷。當我們最佳化材料和製程以將隨機錯誤減至最低時，我們還需要認識到固有材料缺陷、材料相互作用和介面效應、蝕刻相關缺陷、CDU/LCDU、線邊緣和表面粗糙度等變化都可能對良率產生影響。

本文將首先提出檢測L/S圖案中隨機缺陷的挑戰，並列出了解良率限制隨機因素的不同策略，而且透過對比不同光阻劑舉例說明分析。然後，隨著我們探索新材料並調節蝕刻製程，我們將重點研究一種方法，用於評估堆疊對非隨機缺陷之影響，並提供一些用以減輕問題和改善製程的範例。最後，我們將討論CDU控制及其對將隨機缺陷減至最少的重要性。

顯影後隨機缺陷的檢測

了解隨機缺陷調節的第一步是針對重要缺陷的定量測量技術，必須在多個檢測點進行區分，以了解可以減輕或加劇缺陷、從而取得與電性量測最佳關聯性的後處理步驟。然而，顯影後的缺陷檢測是分析蝕刻和微影影響的關鍵，如此才能更充分理解EUV堆疊材料的變化。

潛在良率損傷缺陷的尺寸會隨著每個製程節點不斷縮小，因此檢測敏感度也面臨不斷提高的挑戰，這在顯影之後尤其明顯。顯影後的光學檢測敏感度通常是有限的，因為光阻劑是低折射率的電介質，僅散射很少的光線，因此小缺陷產生很低的訊號。另一方面，SEM缺陷檢測技術在光阻劑這樣的絕緣膜上成像時，可能會產生局部電荷累積，並經常導致影像失真和解析度降低。

圖2顯示了這種侷限性，其中呈現了劑量調節30nm間距L/S圖案晶圓的校正缺陷密度；該資料採用光學檢測系統(KLA-Tencor 2915)並以260~450nm的掃描波長進行檢測收集。隨著DCD空間的增加，可以觀察到OP缺陷率的輕微增加，但在整個DCD範圍內沒有探測到MB的跡象。相對於光學檢測，用電子束檢測類似調節晶圓可以在最大的DCD空間捕獲兩到三倍的OP缺陷數量，並且檢測到一些MB，其數目隨溝槽變窄而逐漸增加。

與電性測試結果的對比(圖2)不僅顯示大DCD空間的良率受到短路限制(shorts-limited)，並且對應於用電子束檢測到的OP缺陷，也表明了最小的DCD空間的良率受到斷路限制(open-limited)，這應該與使用相同技術檢測到極低捕獲率MB相對應。

圖2：圖左顯示30nm間距L/S圖案DCD空間中，分別以光學(l>260nm)和電子束檢測(無塗佈)隨機缺陷的敏感度對比；空心紅點是光學檢測所捕獲的OP缺陷(光學檢測未捕獲MB)，從實心點則可看出電子束檢測顯著提高OP捕獲率並且發現一些MB缺陷。圖右是相應晶圓的電測量，顯示大DCD空間的良率由於斷線而受短路限制，以及小DCD空間的良率由於MB而受斷路限制。資料表明兩種檢測技術和電性測量之間存在的差異。

需要消除兩種檢測技術的顯影後檢測結果與電性測試讀數之間的差距，以改善降低隨機錯誤的解決方案。我們採取的一種策略是用保形(conformal)無機薄膜塗佈光阻劑層，該薄膜不僅可以保形修飾MB缺陷並改善其檢測，還可以在電子束檢測時減少表面電荷累積，以防止影像劣化。圖3A顯示了劑量調節晶圓改善後的MB檢測敏感度，相較於無塗佈的晶圓，最小DCD空間中的MB缺陷計量增加超過30倍。

代表無塗佈和塗佈晶圓的SEM 檢測MB影像也顯示，後者的影像更為清晰。塗佈會部分地損害斷線的捕獲率(約0.5倍最大DCD空間處探測到的OP缺陷數目)，這是因為沉積薄膜掩蓋或修復了線切口(圖3A)。儘管如此，如果發現在塗佈條件下OP敏感度不足，則可以在塗佈之前鎖定OP缺陷對晶圓進行部分檢測。

圖3：通過在光阻劑上採用保形無機膜塗佈改進了顯影後電子束檢測的MB捕獲率。 (A)塗佈和無塗佈的30nm間距L/S圖案化晶圓之間的MB捕獲率相對於DCD空間的對比，顯示了MB的捕獲顯著提升；插圖則顯示了兩種條件下相對應的MB SEM影像。 (B)由於沉積薄膜部分掩蓋了線路上的缺口，在塗佈晶圓上的OP捕獲率略微降低。

採用薄膜缺陷裝飾以實現顯影後MB檢測的方法，讓我們能夠預測微影條件變化的下游效應。圖4顯示了說明案例，其中我們比較了具有兩種不同光阻劑厚度的30nm間距L/S圖案晶圓上的DCD空間OP和MB缺陷密度，並試圖推斷缺陷製程視窗的位置和調節變化。

顯影後電子束檢測顯示缺陷密度的最小值位於13.5nm至14nm的DCD空間附近(圖4A和B)；相應的，對於較厚的薄膜我們看到晶圓內最小值發生了位移，這是因為我們並沒有為了將薄膜置於目標DCD中央而調整曝光條件。檢測還表明，當光阻劑厚度增加時，OP缺陷數目如我們所預期地減少了。蝕刻後的複製晶圓檢測結果與顯影後電子束檢測的資料很一致(圖4C和D)。電性測試進一步證實了較厚薄膜上製程視窗的位置發生了變化，以及總良率因為短路減少而略有提升(圖4E和F)。

圖4：在電子束檢測前對晶圓塗佈可實現製程視窗特徵化。(A)和(B)比較了30nm間距L/S圖案晶圓(劑量條紋) DCD空間兩種不同光阻劑厚度的電子束檢測結果，其中顯示了晶圓內最小值的位置發生了位移(兩者曝光條件相同)，以及較厚薄膜的OP缺陷密度較低。圖(C)和(D)包含複製晶圓在蝕刻後的光學檢測結果。(E)和(F)相對應的電性測試表明兩種檢測技術和電性資料之間的良好一致性。

很重要的是我們必須強調一點，評估整體製程改進的主要指標是蝕刻後檢測，因其採用光學系統檢測並透過我們的氮化鈦(TiN)圖案硬質光罩(hardmask)改善缺陷訊號，這不僅減少了電子束檢測的電荷累積和損壞問題，而且也可以在該層上採用更為激進的光學檢測成像條件。另外，用於該研究的無機塗佈具有破壞性，省略了晶圓後續製程方便了解蝕刻和電性測試中的缺陷轉移。儘管如此，顯影後檢測的價值在於允許快速的上游缺陷表徵並對微影製程進行光阻劑和堆疊材料的篩選，無需分析蝕刻的影響即可定位製程視窗。

最終，為了確保與大量生產製程兼容的缺陷水準，需要有檢測機台能夠提供對重要隨機缺陷所必須的檢測敏感度。在36nm間距L/S圖案上根據波長和成像模式的結果是微影後線寬18nm，KLA對其進行了電磁模擬以了解13nm全高突起缺陷的可探測性和訊號強度。在這種情況下，氮化矽(SiN)上的光阻劑/SiARC/OPL三層堆疊被用於建立3D Coventor模型。

圖5以波長為基礎的分析顯示，短波長(低於230nm)的訊號強度顯著增加。目前正在對重要缺陷的檢測敏感度進行更多的研究，其中採用了可以提供230nm以下波長光學檢測的KLA 3900系統。

圖5：假設在SiN上的EUV PTD-CAR光阻劑/SiARC/OPL三層堆疊，對顯影後36nm L/S圖案(18nm線)上的13nm突起缺陷的訊號強度模擬；曲線表示具有最佳敏感度的兩個檢測孔徑的資料，電磁模擬表明在較短波長下的訊號強度更高。

了解光阻劑溶解度對微橋缺陷的影響

有不少研究人員對於干擾光阻劑基質溶解度變化與顯影特性的影響因素，以及這些因素在微橋缺陷率上發揮的作用興趣濃厚。過去20年，對光阻劑溶解過程中奈米級粗糙度的進展被廣泛研究，以期能在對比數據與線邊緣粗糙度調節方面取得基礎性的了解。

藉由在光阻劑溶解應用臨界游離模型(critical ionization model)，能窺探粗糙度的分子基礎；該模型正確地預測了粗糙度和劑量之間的關係，低劑量──或高度阻塞(blockomg)條件下──的光阻劑表面粗糙度低，粗糙度數值達到最大之後會在高劑量下再次因其去保護(deprotection)程度增加而降低。

在研究學者Goldfarb和Kumar的實驗資料中清楚地說明了這一點。圖6顯示了HMDS塗底的矽基板上之EUV CA光阻劑資料，AFM粗糙度測量顯示了劑量調整晶圓的預期粗糙度峰值與劑量的相對數據曲線。它還表明光阻劑的顯影高度不均勻，並包含大量存留的聚集物(aggregate，高度約20nm)。作者認為，EUV堆疊中使用的超薄光阻劑膜可能會導致基板附近的聚合物鏈受限，並導致其偏離整體性能。

圖6：表面形貌(AFM)對劑量的依賴性。對比曲線的晶圓片採用商用EUV CAR光阻劑並用EUV曝光機NXE：3300B進行曝光；影像顯示殘留的光阻劑顯影高度不均勻，可以看到高劑量條件下的大量存留聚集物。

線寬粗糙度(LWR)/局域線寬均勻度(LCDU)與微橋缺陷率之間的關係也開始被研究。目前已有結果表明，儘管LWR和微橋故障之間存在一定程度的相關性，但LWR並不是很好的MB缺陷計數預測因素，這是因為該參數飽和在一個恆定值，而MBs並不存在這樣的現象。

在這樣的背景下，我們研究了採用同一平台的三種不同光阻劑的溶解特性和微橋缺陷率，其區別是所用的鹼光抑制劑量不同(表1)。圖7A顯示了塗底矽基板(HMDS)上的光阻劑劑量調整開放框架的曝光對比度曲線。正如預期，可以看到感光度隨著鹼光抑制劑量的增加而降低。然而，可以看到光阻劑A的基腳(footing)增多，這代表殘餘材料在清除劑量之外仍然有餘。

將相同的三個光阻劑塗覆在有機底層上並曝光成為劑量條紋(dose stripe)，並且形成間距為30nm的L/S特徵。通過薄膜沉積促進的顯影後檢測(圖7B)表明具有最低劑量-尺寸(光阻劑A)的光阻劑的微橋性能較差，這一趨勢已在其他文獻中報導。但是，光阻劑B和C的缺陷程度的差異很小，儘管後者的鹼光抑制劑量更高，這表明微橋不能單獨通過感光速度的減慢來解決。

表1：使用相同平台的三種PTD-CAR光阻劑的光抑制劑量和敏感度對比。

透過檢測上述劑量調整晶圓的聚集數目，我們探索了每種光阻劑的溶解度及其不均勻性。 聚集數目和劑量的相關性研究也顯示出缺陷數目可以達到極大值，然後在接近清除劑量時下降(圖7C)。 有趣的是，與較慢的光阻劑(光阻劑B和C)相比，光阻劑A顯示出更寬的非均勻性溶解視窗，兩者的聚集分佈則呈現了相對相似的寬度和高度。需要指出的是對於所有的光阻劑，低水平的聚集體持續存在，甚至包括在超過清除劑量的條件下。 我們進一步的研究是了解這些不均勻性是否確實與所觀察到的微橋缺陷趨勢相關。

圖7：上方A圖表顯示表1中三種光阻劑的對比曲線，顯示了鹼光抑制劑量增加時的感光速度按預期降低；中間B圖表是在30nm間距L/S圖案上顯影后電子束檢測(塗佈)所捕獲的MB缺陷密度，並繪製為三個光阻劑相對於DCD空間的函數。具有最低劑量的A光阻劑顯示了減少MB的性能，但是在光阻劑B和C之間沒有看到差異。採用對數比例的插圖證明這個趨勢在所研究的DCD範圍內是一致的。下方C圖表中聚集數目對於正規化劑量的依賴性表明，最快光阻劑(A)具有更寬的非均勻性範圍，而光阻劑B和C則具有類似的分佈。所有三種光阻劑都顯示了清除劑量之外的持久聚集。

透過製程調節對非隨機缺陷進行評估

當我們為調節隨機缺陷率而探索圖案化參數空間時，用於測試的新製程和材料也可能會影響非隨機缺陷率並最終影響良率。 理想的狀況是可以通過製程調節來評估堆疊中每種材料對缺陷的影響。

在之前發表的論文中，我們曾敘述了EUV圖案化的硬質光罩候選材料的篩選和最佳化，所採用的方法是對堆疊中的覆膜進行全面的逐層缺陷率評估，以捕獲材料間不利的相互作用和製程異常。我們擴展這個概念，並將其用於分析在堆疊圖案化中蝕刻製程對覆膜缺陷率的影響。具體的實施是對EUV堆疊逐層進行檢測，然後在被測試的薄膜上進行不同時間的蝕刻。膜內缺陷根據其化學性質的不同將隨著蝕刻進一步演化，並且可能透過足夠的過度蝕刻將其完全蝕刻掉，這為我們提供了針對缺陷存留的製程視窗。因此當我們調節製程以抑制隨機缺陷時，這個視窗將使我們更好地了解膜內缺陷的影響。

圖8A展示了這種方法的一個範例，其中我們將挑選堆疊的硬質光罩材料上塗佈有機粘附層中的膜內缺陷率作為蝕刻時間的函數並繪圖。我們透過缺陷源分析將粘附層自身的缺陷隔離出來並透過蝕刻對其進行追?。正規化的缺陷計數起初隨著蝕刻時間的增加而增加，然後隨著薄膜中的大部分缺陷都被蝕刻掉而減少。初期的缺陷增加可能是由於蝕刻薄膜時發現了埋入缺陷(圖8B)。

圖8：EUV堆疊的粘附層中的缺陷蝕刻製程視窗(覆層缺陷率)。圖A顯示因為膜內缺陷被揭示，缺陷數目隨著蝕刻時間起初增加，隨後缺陷尺寸隨著蝕刻而減少；該製程顯示在圖B。

在OPL上塗佈SiARC硬質光罩層上可以獲得相似的定性結果(圖9A)。然而對於SiARC，蝕刻的調節作用更加明顯並擴展了幾個等級。在OPL薄非晶矽(aSi)硬質光罩層上也進行了類似的實驗(圖9B)。對薄膜進行包含清除殘膜的步驟的部分蝕刻，可以揭示針孔的存在，而在蝕刻之前的覆蓋膜檢測未能發現這些針孔。在僅蝕刻而不清除殘膜的對比晶圓上沒有檢測到針孔缺陷，而清除殘膜的對比晶圓顯示出針孔數量的顯著增加。我們認為清除殘膜步驟能夠擴大aSi薄膜中存在的針孔缺陷，從而使這種很難捕獲的缺陷類型浮現出來。由於用作硬質光罩和粘附底膜厚度已經減少到更可能形成針孔缺陷的程度，因此將蝕刻策略用以檢測EUV堆疊膜中的針孔需要成為常規操作。

圖9：針對OPL上的SiARC層中的膜內缺陷的蝕刻製程視窗，A顯示了蝕刻對缺陷計數的顯著調節；B顯示針對OPL上的aSi薄膜的部分蝕刻(含去殘膠步驟)可以使硬質光罩中的針孔變得可以檢測。在僅蝕刻的對比晶圓上，沒有檢測到針孔，而僅有去殘膜的對比晶圓上則發現大量的針孔，這表明去殘膜的步驟是透過蝕刻OPL層擴大了現有的缺陷。

透過製程改進減少非隨機薄膜缺陷

在找到了揭示膜內缺陷如何透過蝕刻調節進一步演化的策略之後，下一步是了解這些缺陷將如何影響圖案化晶圓並找到將其消除的策略。在過去的幾年裡，我們一直致力於系統地改進塗佈硬體和製程最佳化以減少EUV層的缺陷，以下我們將討論兩個我們致力研究的案例。

在第一個例子中，我們測試了一種新的旨在減少EUV薄膜中的埋入缺陷的塗佈系統(NDS)。 在OPL和SiARC層上採用了該NDS並用於36nm間距的L/S圖案化，其結果與我們當前的塗佈系統進行了對比。顯影後檢測顯示這兩種情況之間並沒有顯著的統計差異，通常是其中埋入微影薄膜中的小缺陷(未示出)。然而如圖10A所示，蝕刻後檢測顯示在使用NDS後總缺陷數減少了37%。圖10B中所示的缺陷柏拉圖(Pareto)表明，這一進步主要是因為埋入缺陷的減少，這正如我們的預期，同時也顯示了NDS製程晶圓中的主要缺陷是MB。這項資料說明了提高基線缺陷率的重要性，以便能專注於減少隨機缺陷。

圖10： 36nm間距L/S圖案晶圓的正規化化蝕刻後缺陷率，圖A是針對OPL和SiARC層將我們當前的塗佈系統與NDS的使用情況進行對比；當使用NDS時，可以看到缺陷率在統計上顯著降低。圖B是對比兩個條件的缺陷柏拉圖，顯示出NDS的缺陷率降低與埋入缺陷的減少有關。

在第二個例子中，我們考慮最佳化清洗製程以減少製程相關的缺陷。目前已經證實EUV光阻劑具有比浸潤式光阻劑更高的接觸角，甚至在顯影後也如此。由於其疏水性提高，清洗和乾旋製程中殘留的水滴變得難以消除，並因而導致殘留物缺陷。我們在孔洞圖案上測試了兩種最佳化的清洗液，並將其結果與我們當前的清洗製程進行了顯影後的檢測比較。 結果顯示，由於殘留物和沾污陷(如圖11B所示)的減少，最佳化製程之一的總缺陷數減少了90% (圖11A)。

圖11：透過增加EUV光阻劑的疏水性最佳化顯影機清洗製程，從圖A可以觀察這減少了接孔洞圖案上的缺陷；圖B顯示最佳化清洗所減少的殘留物缺陷。

針對非隨機膜製程穩定性的控制

隨著我們邁進EUVL製造階段，全局CDU需要得到改善。隨機缺陷為CD控制帶來了額外的壓力，因為如前所述，微小的CD變化可能導致隨機錯誤顯著增加，當我們朝著更小的CD推進時這尤其突出。 最佳化顯影製程是實現更好的CDU控制的關鍵。

圖12A和B分別顯示了密集 L/S和iso溝槽圖案在當前顯影製程中的跨晶圓CD分佈。可以看到使用該製程的全局CDU具有系統特徵，其中靠近晶圓中心的CD顯著減小；iso溝槽輪廓的情況則恰恰相反。我們評估了兩種不同的顯影製程最佳化方案，兩種方案都顯示了更穩定的跨晶圓分佈，最佳的製程可以在整個晶圓上針對密集L/S圖案將CD範圍減少84%，並且針對iso溝槽圖案減少54%(圖13a)。

圖12：針對密集L/S圖案(A)和iso溝槽圖案(B)的當前顯影製程和最佳化製程的CD分佈之對比。

類似地，對於密集L/S 圖案，相對於目標CD而計算的跨晶圓3-sigma CDU數值從當前顯影製程的3.5%降低到最佳化的顯影製程的2.7% (圖13B)，這類CDU改善對於EUV製造性能至關重要。

圖13：最佳化顯影製程改善了密集L/S圖案和iso溝槽圖案的跨晶圓CD範圍(A)；對於密集L/S圖案，其跨晶圓的3-sigma CDU數值也有類似改善(B)。

總結

當我們將視線轉向單次曝光EUV圖案化的第二節點時，隨機缺陷將是我們需要克服的關鍵挑戰之一。為了減少這些隨機缺陷，需要能夠對這些良率損傷缺陷進行顯影後線上檢測的技術。在本文中，我們討論了對密集L/S圖案進行顯影後隨機缺陷檢測的技術和策略。我們還以模擬工作為起點，對最先進的光學檢測系統是否可以憑藉較短的波長改善對隨機缺陷的檢測做了評估，目前在進行的下一步工作，是以晶圓驗證該檢測機台之能力。

本文中所開發的檢測策略可以用於探索改善MB性能的光阻劑特性；我們的研究結果表明，微橋不能僅僅透過感光速度減慢來解決，並且表明其與光阻劑曝光中的溶解不均勻性有關，這需要進一步探索。

此外在研究新EUV堆疊材料時，我們提出了一個用以評估薄膜內材料對非隨機缺陷率產生影響的方法，以及如何透過蝕刻進行調節。然後我們提出了硬體和製程最佳化的具體示例，用於抑制對EUVL製造至關重要的膜內和製程缺陷。最後，我們展示了一個最佳化的顯影製程，可實現更好的CDU控制，並滿足全局CDU目標和降低隨機缺陷率。

本文作者群

Luciana Meli、Karen Petrillo、Anuja De Silva、John Arnold、Nelson Felix、Chris Robinson、Benjamin Briggs、Shravan Matham、 Yann Mignot、Jeffrey Shearer、Bassem Hamieh，IBM Semiconductor Research

Koichi Hontake、Corey Lemley、Dave Hetzer、Eric Liu、Ko Akiteru，Tokyo Electron, Technology Center America

Shinichiro Kawakami、Takeshi Shimoaoki、Yusaku Hashimoto、Hiroshi Ichinomiya、Akiko Kai、Koichiro Tanaka，Tokyo Electron Kyushu

Ankit Jain、Heungsoo Choi、Barry Saville、Chet Lenox，KLA (Albany Nanotech)。

本文同步刊登於電子工程專輯雜誌2019年6月號

活動簡介

未來寬能隙半導體元件會在哪些應用成為主流？元件供應商又會開發出哪些新的應用寬能隙元件的電路架構，以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率？TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。

贊助廠商

立即報名