對於當前IC設計領域正崛起的新興應用以及工程師們所面臨的技術挑戰，在整個產業鏈中大概不會有其他人比各家EDA供應商有更敏銳的觀察與更深入的了解——而從2019年包括新思科技(Synopsys)、益華電腦(Cadence Design System)與Mentor(現隸屬於Siemens)等三大EDA業者在他們各自的年度使用者大會中的討論議題就可以得知，人工智慧(AI)普及化的時代已經正式來臨，而所謂的「異質整合」(Heterogeneous Integration)設計也從概念討論進入實作階段。

根據市場研究機構ABI Research發佈的最新報告，雲端AI應用晶片市場，預期在2024年由2019年的42億美元成長至100億美元；至於邊緣AI晶片市場，將從目前的19億美左右規模在2019年至2024年之間以31%的複合年平均成長率(CAGR)技術繼續擴張。這個潛力巨大的市場吸引的不只是傳統半導體公司，還包括眾多新創公司，以及系統、服務業者，他們對AI晶片設計的需求成為EDA供應商們帶來了商機，也成為他們推動設計工具進化的動力。

能實現諸如物體/語音/臉部辨識等AI功能的深度學習推動了系統級晶片(SoC)架構的革命，當AI從雲端走向終端——也就是所謂的邊緣——裝置，多樣化的應用與感測、連結等功能需求，再加上尺寸與功耗的限制，提升了AI晶片的設計困難度。而為了順利完成將AI移植到邊緣裝置之任務，透過2.5D、3D還有「小晶片」(chiplet)等先進封裝技術實現之異質整合技術越來越受到關注，這意味著從IC、電路板到整個系統的設計流程出現顛覆性的變化，傳統EDA工具已經無法滿足工程師們的需求。

隨著AI晶片複雜性持續升高，利用工具、服務與專業技術來最佳化設計案的功耗、性能與成本變得越來越重要；這也就是說，EDA業者成為AI晶片設計任務中不可或缺的角色。而為掌握AI商機，EDA供應商們也無不使出渾身解數，包括針對AI晶片設計需求強化旗下IP產品陣容，以及根據AI晶片特性改善自家現有設計流程工具、甚至開發全新設計方法；他們也紛紛將機器學習技術導入設計環境中，以加速AI晶片設計流程與驗證的準確度。

賦予AI晶片專屬DNA

Synopsys產品行銷經理Ron Lowman在一篇部落格文章中列舉了內含深度學習演算法之AI SoC設計三大挑戰：一是能以更高效率執行矩陣乘法(matrix multiplications)與點積(dot products)等必要性數學運算任務的專門化處理(specialized processing)功能，二是能在處理深度學習所需的權重(weights)、激勵(activations)等係數時更快速存取的創新記憶體架構，三是能即時傳遞各種數據資料的連結介面。

這意味著傳統SoC架構已經不符所需，必須從選擇IP開始為AI晶片打造專屬的「DNA」；為協助客戶克服上述AI SoC設計挑戰，Synopsys持續擴充其DesignWare IP產品陣容，以新一代的ARC處理器核心與內建CNN引擎的嵌入式影像處理器(EV processor)等，支援機器/深度學習所需的專門化處理，並有涵蓋HBM2/HBM2E、CCIX以及PCIe5、MIPI的最新記憶體與資料傳輸介面IP選項，滿足AI晶片設計中的記憶體高速存取與連結性需求。此外因個人隱私權保護越來越受到重視，Synopsys也能提供在晶片開發初期就確保AI數據安全性的IP選項。

Cadence則是在去年發表了專為AI設計打造的Tensilica DNA 100處理器IP，並於2019年正式出貨。這裡的DNA指的是「深度神經網路加速器」(Deep neural-network accelerator)；Cadence指出，神經網路的特徵在於權重和激勵函數的固有稀疏度，加載與乘以0會造成其他處理器不必要消耗，DNA 100則以專注硬體運算的引擎解決以上問題，充分利用其稀疏度提高能效並減少運算作業，因此在性能上能4.7倍的提升，功耗也有大幅改善。

除了Tensilica DNA 100，Cadence亦可提供一系列記憶體介面與高速連結IP，以滿足AI SoC的設計需求，Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)在8月於台灣舉行的2019年度CDN Live使用者大會上發表專題演說時指出，該公司正分別從外部與內部將機器學習導入設計工具引擎與流程，以加快複雜SoC設計的速度與品質，催生邊緣運算以及其他AI應用，實現「普及智慧」(Pervasive Intelligence)的願景。

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)。(圖片來源：Cadence)

至於Mentor，如同該公司IC EDA部門執行副總裁Joseph Sawicki所言，雖然Mentor並未將IP視為核心業務、一直以來也不是IP市場上積極參與者，但是在AI晶片設計方面，該公司則是專注於與學術界以及與業界領導廠商合作，思考如何能在設計環境中讓客戶能妥善整合各種各樣的IP以實現設計最佳化，同時將機器學習導入工具中，提升設計生產力與驗證準確度。

Mentor IC EDA部門執行副總裁Joseph Sawicki。(圖片來源：Mentor)

為AI晶片量身打造的設計環境

除了提供AI晶片專屬的IP產品陣容，為AI晶片量身打造的設計工具平台，可說是EDA供應商競逐AI商機的主戰場；畢竟如何實現設計仍是決定最後的AI SoC能否充分發揮所整合的IP在理論上的最高性能並取得成功之關鍵。

在前面提到的部落格文章中，Synopsys的Lowman表示，儘管AI SoC開發流程仍在持續變化，在本質上仍包含系統規格與架構設計、邏輯與功能電路設計、實體設計、驗證與分析，還有製造、封裝與測試、矽後驗證等標準階段，需要相對應的工具來提升設計效率。此外，軟硬體協同設計(co-design)的重要性在AI SoC設計中會被放大，而且需要協同設計的不只有軟體與硬體，還有記憶體與處理器；這類因AI衍生的協同設計需求，也需要新一代的工具來因應。

為此Synopsys的策略是為AI晶片打造新一代設計與驗證解決方案，包括推出支援SoC設計初期最佳化的架構探索工具Platform Architect Ultra平台，經AI強化的融合設計平台(Fusion Design Platform)——包含RTL合成、測試，實體實作、驗證與簽核，以及Verification Continuum驗證平台——包括VCS功能驗證系統、VC Formal形式化驗證(formal verification)、Verdi軟硬體除錯、ZeBu硬體模擬(emulation)系統、HAPS原型建造系統，以及針對先期軟體開發和優化的Virtualizer虛擬原型建造。

Synopsys設計事業群聯席總經理Deirdre Hanford在今年5月舉行的該公司年度SNUG Taiwan使用者大會上表示，複雜的AI SoC就如同台北101大樓，精密的架構設計是讓結果充分展現其功能性與確保安全性的基礎；這就是Platform Architect工具所扮演的角色。而整合了Synopsys數位設計工具的Fusion平台，包括最新發表的Fusion Compiler方案，則能讓SoC設計流程大幅縮短，並實現晶片功耗、性能與面積(PPA)表現的最佳化。

滕晉慶表示，Cadence在2019年訂定了「智慧系統設計」(Intelligent System Design)策略方向，從三個層面協助工程師因應大數據/AI時代設計挑戰，其一是包含先進IC、封裝與PCB設計流程所需EDA工具與關鍵IP的「設計卓越」(Design Excellence)的；其次是涵蓋實體設計、分析/模擬與嵌入式安全方案的「系統創新」(System Innovation)的，最後則是將機器學習導入工具，提升設計速度與品質，促成「普及智慧」。

Cadence已推出了經過機器學習強化的新版本Allegro、Virtuoso、Innovus、Genus、Quantus、Tempus、Liberate、JasperGold等一系列設計流程工具與驗證解決方案，並將持續投資與開發能帶來更高自動化、更大生產力與更準確設計結果的技術。此外Cadence的雲端解決方案亦是實現其「智慧系統設計」策略不可或缺的一環，該公司透過與AWS、微軟Azure等夥伴的合作，讓客戶能為設計尖峰需求以安全、彈性的方法擴充運算資源，提升設計效率。

對於AI的「特定領域」(domain specific)架構特性，Mentor的Sawicki則認為高階合成技術(HLS)是最佳化設計方法；他指出，HLS能支援對AI應用十分關鍵的架構探索，特別是與記憶體相關的配置以及功耗分析。Mentor的Catapult HLS平台則能提供設計工程師以標準化的ANSI C++與SystemC語言來描述功能意圖，以高速度產生高品質的RTL；這將大幅降低AI設計的驗證成本。Catapult HLS平台還包括系統整合所需的FPGA展示器(demonstrator)、CPU子系統、軟硬體介面與HLS加速器範本；Nvidia的Tegra X1晶片就是Catapult HLS平台的成功設計案例之一。

Mentor也持續將機器學習(ML)演算法導入工具中，例如新發表的Calibre良率分析平台工具Machine Learning OPC (mlOPC)以及LFD with Machine Learning，都是利用機器學習實現更快速、精確的矽後驗證結果；這些新版進一步擴展了Mentor的AI/ML驅動設計解決方案陣容——該公司在2018年收購專長於將AI/ML概念與EDA結合的供應商Solido，並將其模擬測試工具納入旗下，包括Solido Variation Designer、Solido ML Characterization工具套件以及Tessent YieldInsight等，為工程師帶來更智慧化的設計解決方案。

異質整合設計趨勢帶來的市場競爭變局

AI應用帶來的異質整合設計需求，如2.5D、3D與chiplet先進封裝，與在汽車、高性能運算、高頻通訊等應用領域的設計，都對系統級分析工具有越來越高的需求，如電源完整性與可靠度分析，以及針對電磁、熱流體、應力等參數的多物理(multiphysics)模擬解決方案等，讓EDA業者為了提供客戶更全面的設計支援而跨足工程模擬(CAE)領域推出相關工具，而工程模擬解決方案供應商也將觸角從系統延伸到半導體設計。

如Ansys就是一家在IC領域著墨越來越深的CAE工具供應商，該公司已有超過20年發展歷史的3D電磁模擬工具HFSS (收購自Ansoft)在汽車、航太等機械系統設計領域可說是眾所周知，但在Ansys於8月底專為IC設計工程師舉辦的半導體解決方案研討會上，該公司技術總監Larry Williams就表示，「有一家IC產業的高層跟我說，在幾個月前我們連Ansys這個名字都沒聽過；」但現在，多物理模擬已經成為複雜度日益升高的3D IC設計中不可或缺的工具。

Ansys全球半導體事業部總經理暨副總裁John Lee表示，以堆疊裸晶方式實現的系統級IC封裝，就會有對於電源、熱與電磁等物理參數的分析需求，而已經開始蓬勃發展的異質整合3D結構封裝，又加入對應力、機械相關參數，再加上未來5奈米、3奈米製程節點帶來的技術複雜性，工程師們如果沒有模擬軟體工具的協助，很難完成設計任務。

Ansys專注於多物理分析技術，目標是與EDA工具相輔相成，實現成功的異質整合IC設計。 (來源：Ansys)

Lee指出，Ansys的多物理分析解決方案，能扮演與其他EDA工具相輔相成的角色，如同一架飛機需要結合有保持平衡的左右機翼與推進器，才能順利飛向天際。他強調，Ansys與Cadence、Synopsys等EDA供應商的工具與客戶群重疊性很小，他也不認為重疊範圍將會擴大，而該公司也將會繼續專注在提供電子設計所需的CAE軟體，與EDA業者之間密切合作，推動包括AI、5G、自動駕駛車輛/電動車，甚至是未來電動化的飛機等等創新電子系統的實現。

而實際上，EDA業者越來越注重能否提供從IC到電路板、系統的全面性設計解決方案，例如Cadence今年首度推出3D系統分析工具Clarity，就是為協助客戶有效解決從晶片、封裝、電路板到連接器與纜線的複雜3D結構設計所面臨之EM問題；而Siemens與Mentor的結合也是為了能在單一平台上，滿足電子設計從IC零組件到系統的完整數位模擬需求。隨著AI時代來臨引發的電子設計流程變化，CAE與EDA廠商之間未來的競合關係值得玩味。

本文同步刊登於EE Times Taiwan 10月號雜誌

活動簡介

未來寬能隙半導體元件會在哪些應用成為主流？元件供應商又會開發出哪些新的應用寬能隙元件的電路架構，以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率？TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。

贊助廠商

立即報名