首頁 » ISSCC 2020關鍵字：5G、小晶片、車用SoC

ISSCC 2020關鍵字：5G、小晶片、車用SoC

2020-02-26

作者 Kevin Krewell，TIRIAS Research首席分析師

在今年的ISSCC，AMD的處理器技術、三星和聯發科的最新5G手機晶片、TI車用SoC以及IBM Z系列大型主機處理器，都是最熱門的關鍵字...

今年國際固態電路研討會(ISSCC 2020)的處理器議程，在AMD的兩場演講中揭開了序幕，隨後還有三星(Samsung)和聯發科(MediaTek)發表其最新5G智慧型手機晶片、CEA-Leti的研究計劃/概念驗證(POC)設計、德州儀器(TI)的汽車SoC以及最新的IBM Z系列大型主機處理器，都可說是這場活動的亮點。

而且由於該會議主要聚焦於電路設計，因此每一家供應商都將重點放在其處理器中一個或幾個獨樹一格的電路設計特點。

今年的會議涵蓋廣泛的主題，包括鎖相環(PLL)、低功耗電路、記憶體、SerDes、DSP和處理器設計。其中，最特別的是處理器議程中出現了幾家業界領導供應商，當然也有來自研究機構和學術界的專案，均圍繞著密集的晶片設計細節，這也是處理器議程中最有趣的部份。

Zen 2與EPYC小晶片架構

AMD的兩場簡報會議討論用於最新EPYC伺服器處理器中的Zen 2 CPU核心設計，以及讓AMD得以在一個插槽中提供64 CPU核心的EPYC小晶片架構。這種小晶片架構也讓AMD能夠將三種晶片設計應用於眾多的產品和市場。

（來源：ISSCC）

在Zen 2簡報中，AMD介紹採用台積電(TSMC) 7nm製程製造首款x86處理器的挑戰。EPYC伺服器處理器的設計目標是使同一插槽中的CPU核心數量增加1倍，而不至於超出插槽的功率範圍。此外，根據SPECint 2006基準測試，每個CPU核心設計都提高了15%的每週期指令性能。

AMD並採用了模組化設計。其基本元素是具有4個CPU核心、L2和L3級快取以及Infinity Fabric系統互連的CPU複合架構(CPU Complex；CCX)。 AMD由於採用這種4核心模組，使其得以將設計從筆記型電腦(4-8核)擴展到伺服器(最多64核)的應用範圍。儘管增加了L3快取，在Zen 2中的這一CCX模組尺寸卻從上一代的44mm²縮小到31.3mm²。

7nm製程設計需要增添更多的金屬，因而對於金屬層的佈線規則帶來了變化，設計走線從10.5減少到6條。較少的走線數帶來了挑戰(降低了高度和驅動強度)，但也提供了諸多優點，包括更低漏電、每週期電容減少9%並縮減了晶片面積。

AMD的第二場簡報中介紹針對Zen 2伺服器產品所進行的小晶片策略改變。 AMD的主要優勢之一是僅用了3個裸晶出樣，就可以打造支援多個市場的產品。當晶片分散在整個封裝中時，使用小晶片還能帶來散熱的好處。

（來源：ISSCC）

AMD的目標在於大幅提高每個插槽的性能，其結果是第二代EPYC處理器的CPU核心數量增加了1倍。這使AMD有望每2.5年提高1倍的性能(SPECint 2006)。新的EPYC處理器還改變了記憶體延遲的問題。由於使用了小晶片架構，AMD得以成功打造更具效益的伺服器晶片，以往在單晶片中無法建構而且也不具經濟效益，因為它很容易就會超過64核心的限制。

在ISSCC的其他幾場簡報與討論中，都聚焦於可在處理器承受重負載時補償內部壓降的電路。AMD為此採用了電流分流器(額外的電流)以抑制壓降並可延長時脈。相同的低壓降(LDO)設計則允許單個核心實現線性穩壓，根據每個核心的功能調整電壓以節省功率。

支援96核心的POC處理器

在AMD的小晶片策略中，還將採用一個尚未量產的POC晶片——內建96核心的處理器。然而，由於AMD採用支援專用I/O的多晶片模組，這款處理器則使用了可插入I/O邏輯的主動式矽中介層。

由CEA-Leti設計並由意法半導體(ST)製造的這款處理器搭載了6個小晶片，可在96顆核心中實現高達220GOPS的性能。其設計想法是藉由兩種晶片設計——小晶片和主動中介層，以驗證其概念。儘管該設計使用的是同質小晶片，但未來的設計則可使用異質處理元素。如同AMD EPYC設計，CEA的目標在於增加更多的處理元素，畢竟單個晶片並不足以提供所需的處理能力。例如，自動駕駛車之類的應用可能就需要至少幾百GOPS的性能。

（來源：ISSCC）