新式3D互連可能更完美堆疊DRAM?

2020-03-11
作者 Gary Hilson, EE Times特約編輯

美國半導體IP公司Xperi揭露其可為DRAM提供一種更理想的堆疊途徑——DBI Ultra 2.5D/3D互連,可製造8、12甚至16層晶片封裝,因而擁有延伸超越摩爾定律的潛力…

「堆疊」(stacking)並不是什麼新鮮事,但美國加州半導體技術授權公司Xperi認為,該公司可為DRAM提供一種更好的堆疊方法,並正將這項技術轉移給記憶體製造商。

Xperi Corporation是一家代表Tessera和Invensas等廣泛技術IP的公司,最近宣佈與海力士(SK Hynix)達成一項新的專利和技術授權協議,授權其半導體IP產品組合,包括專注於下一代記憶體的Invensas DBI Ultra 3D互連技術。

Invensas總裁Craig Mitchell在接受《EE Times》的電話採訪時表示,該公司的DBI Ultra平台由於能夠製造8層、12層甚至16層晶片封裝,因而擁有可讓半導體產業延伸超越摩爾定律(Moore’s Law)的潛力。該公司擁有多種版本的直接鍵合互連(DBI)技術,可將兩塊晶圓接合在一起,從而應用於感測器、NAND和DRAM。「隨著業界著眼於半導體領域的不斷發展,3D變得越來越重要。」

DBI Ultra可實現低溫、薄型的晶粒對晶圓(die-to-wafer)或裸晶對裸晶(die-to-die;D2D)混合鍵合互連,使用化學鍵合連接不同的互連層,而無需使用銅柱和底部填充,大降低整體堆疊高度,因此能實現比傳統方法更薄的堆疊。它還可堆疊已知良好裸晶(known good die;KGD)——相同或不同尺寸、可在精細或粗糙晶片製程技術節點上進行處理,或在相同或不同晶片尺寸上製造——而且輕鬆地就能縮小至1 µm的互連間距。

相較於1-mm2最多625個互連開孔的傳統銅柱互連,這項新的3D互連技術1-mm2)面積可容納10萬~100萬個互連開孔,孔間距最小僅1微米(um),大幅提高了傳輸頻寬。

Mitchell說,DBI技術首先吸引了必須做得輕巧超薄的小型影像感測器應用,很快地,該公司現也在努力地將這一製程擴展到其他市場和其他應用,包括3D NAND和DRAM。至於NAND方面,他認為主要的推動力在於減少成本的同時也降低功耗,以進一步擴大規模。

DBI_3D

Invensas的DBI 3D整合技術由於可隔離週邊邏輯和記憶體陣列,因而擁有最佳化NAND製程的潛力,而且還能提供比目前採用HBM更經濟的方式來堆疊DRAM。(來源:Invensas/Xperi)

Mitchell指出,隨著使用DRAM的高頻寬記憶體(HBM)的出現,業界開始希望增加連接數量,加上高性能意味著更多的頻寬。「裝置之間的連接數量越來越多,但他們並不想增加晶片面積,因而開始尋求讓連接之間的距離越來越小。這項技術就可以讓他們將其縮小到非常精細的間距。」

此外,DBI Ultra和其他互連技術一樣的是,它也可以靈活地支援2.5D、3D整合封裝,還能整合不同的尺寸或製程的IP模組,因此,不但能用於製造DRAM、3DS、HBM等記憶體晶片,也可用於高整合的CPU、GPU、ASIC、FPGA、SoC。

SkyHinix, DBI ultra 2.5D/3D

海力士向Xperi旗下子公司Invensas授權其DBI Ultra 2.5D/3D互連技術(來源:SK Hynix)

Mitchell表示,隨著DRAM市場和HBM不斷堆疊越來越多的元件(有些情況下甚至高達16層),其目標在於更有效地擴展頻寬互連,以及為特定領域提供更多服務。「當您堆疊到相當高的層數時,從熱的角度來看,堆疊底部的性能與堆疊頂部的性能可能大不相同。」他說,DBI Ultra的解決之道在於讓二者之間不再有間距。

Objective Analysis首席分析師Jim Handy表示,廣義上來看,堆疊並不是什麼新鮮事,而且也很難說Xperi在Invensas IP上所擁有的技術是否會向前邁出一大步。他指出Tessera也是Xperi產品組合的一部份。他說,Tessera早在1990年代就宣佈了一種封裝記憶體晶片的新方法,並宣稱那是一種在當時的最佳方法,而Xperi基本上就是在做同樣的事情。「他們採取某種方式堆疊晶片,因此也正在尋找需要進行堆疊的機會。」

Handy說,根據「錘子法則」,如果你唯一的工具是一把錘子,就很容易把每件事情都當成釘子來處理。突然之間,每一件事情的答案就是堆疊的晶片。「是否要這樣做完全是另一回事。」他說,當然會有需要堆疊晶片的應用,例如手機,因為它們的佔用空間很小,但是製造商又不願意支付溢價。因此,對於那些願意支付更高成本的人來說,堆疊晶片大幅提高了HBM的速度。

Xperi的新式堆疊技術價值終究在於它的「量」是否能達到讓成本降低至足以被廣泛採用的程度。「那麼它最終將會在手機等對於成本更敏感的應用中找到一席之地。」

編譯:Susan Hong

(參考原文:Can DRAM be stacked better?,by Gary Hilson)

活動簡介
未來寬能隙半導體元件會在哪些應用成為主流?元件供應商又會開發出哪些新的應用寬能隙元件的電路架構,以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率?TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。
贊助廠商
訂閱EETT電子報