極紫外光(EUV)微影技術正取得了緩步的進展，並再次讓人們燃起它可能準備好用於7nm節點製造的希望。半導體產業已經在這項技術上挹注了數十億美元，期望有一天能將它用來製造更小、更便宜的晶片，但批評與質疑的聲浪依然不絕於耳。

截至目前為止，EUV仍然缺少具有高功率且夠可靠的光源來生產目前晶圓廠每天所需要的晶圓數量。製造該EUV微影系統的ASML在日前舉行的產業策略高峰論壇(ISS US2016)上發表了一份進展報告，並透露該公司的客戶之一——台積電(TSMC)，預計將在今年二月下旬舉行的新聞發佈會上提供更多的資料。

目前安裝在諸如台積電等商用代工廠中的原型系統使用的是85W光源，不過很快就會升級到125W。ASML最近展示一款185W光源，並承諾將在今年年底前達到250W。

ASML展示185W EUV系統，但生產系統需要250W光源
（來源：ASML）

系統的執行時間已經能達到70%了，每天生產的晶圓數量約為500~600片。這與一年前的EUV微影能力相較已經有了很大的進步，但仍遠低於目前使用低精度浸潤式技術的機器輸送量。

ASML公司EUV計劃總監Frits van Hout在由國際半導體產業協會(SEMI)主辦的會議上指出，「這與我們的需求相比仍有2~3倍的差距。”目前推出的原型工具「還必須進行現場升級才能達到完全就緒，不過我認為今年年底前應該能夠實現這個目標，」他補充道。

目前，晶片製造商們都希望能夠在2018年時在生產流程中開始使用EUV微影設備，並從那時起幫助降低第二代7nm晶片的成本。

好消息是，EUV微影的精確度非常高，系統能夠滿足不到1nm的目標要求。但有鑒於在輸送量和可靠性方面仍有不小的差距，必須要求升級其數值孔徑才能夠在5nm或3nm線寬時使用。Van Hout表示，ASML目前「正與股東們討論這種機器的配置和時序等細節……我們正採取措施使其成為可能。」

Van Hout並展示使用EUV微影技術的一家DRAM代工廠，聲稱這種技術可以提升廠房的輸送量，並經由減少29%32%的製程步驟而使良率提高7%9%。當今的浸潤式系統必須使晶圓經過多次曝光才能到達16nm和更小節點的線寬要求。

台積電採用EUV的執行時間峰值以及目前的輸送量平均值
（來源：TSMC）

ASML表示，DRAM代工廠可以利用EUV微影技術提升輸送量與良率
（來源：ASML）

IM Flash共同執行長Guy Blalock在此次會議的一次交流中透露，「在未來的兩到三年內，我們將在以EUV製作DRAM方面作出重大決策。」

理論上，EUV微影可以讓代工廠的產能提高15%，Blalock表示。「從2018年這個時間架構來看，你不得不承認EUV更足以成為一項令人振奮的技術……而且，EUV微影在經過三代3D XPoint晶片的發展後將變得非常強大，」他在提到該公司正加速提升產能的相變記憶體時指出。

目前正在Globalfoundries進行研究的Gary Patton認為，EUV微影已經證明足以為10nm和7nm節點提供十分有幫助的研究工具了。「採用EUV微影，讓我們得以更快速在測試元件上取得進展。」

台積電希望在今年二月下旬舉行的2016年國際光學工程學會(SPIE)先進微影技術研討會中提報最新的EUV進展時已能取得積極的成果。台積電奈米製像技術發展處處長嚴濤南在簡報中表示希望「讓與會者相信EUV微影技術正持續突破瓶頸，且即將成為10nm以下晶片的主流製圖技術。」

不過，一些業界觀察人士，例如資本-設備分析師Robert Maire則對此半信半疑。

「如果EUV微影不能很快達到實用水準，那就很可能在7nm時被英特爾(Intel)棄之不用。」他表示支持供應商提供以浸潤式步進機生產多圖案晶圓所需的沉積和蝕刻系統備貨。
Maire表示，今天的原型EUV微影系統平均只能執行大約一半的時間。ASML坦承去年出貨的三套EUV微影系統中只有一套取得了收入，預計今年可從出貨的6到7套系統中取得的收入約僅1.1億歐元。

「總之，ASML正出貨的EUV微影工具押注於可滿足客戶制定一些目前工具無法達到的規格要求。」

(參考原文：EUV Improves But Not Ready，by Rick Merritt)

活動簡介

未來寬能隙半導體元件會在哪些應用成為主流？元件供應商又會開發出哪些新的應用寬能隙元件的電路架構，以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率？TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。

贊助廠商

立即報名