LVS 盒處理可幫助設計師迅速完成出色設計
時間2016-12-12
分類 Whitepaper
在 IC 設計驗證過程中,如何既保持原有的設計版圖和層次結構,同時又滿足客戶對設計流程性能更好更快的一貫要求,無疑是設計人員面臨的一項重大挑戰。設計師必須始終在性能、資料大小和準確性之間進行權衡。早在設計之初,採用 Calibre nmLVS 的 LVS 盒處理功能來替換不完整或缺失的模組,可以大幅降低設計師對昂貴的高性能計算資源的需求,並且減少運作中期 LVS 檢查所需的時間,同時繼續為下游流程提供所需的設計資訊。LVS 盒子可以消除不完整設計中固有的無效干擾,讓設計團隊加快設計開發進程,高效利用昂貴的計算資源,從而為最終的全晶片流片驗證“節省”相應的時間和資源。